Megkezdtük a bemérését az intézetben tervezett képalkotó-sebességmérő chipeknek

A 2016 novemberében, az MTA-SZTAKI Számítógépes Optikai Érzékelés és Feldolgozás Kutatólaboratórium és a Pázmány Péter Katolikus Egyetem együttműködésének eredményeképpen kidolgozott vizuális sebességmérő chip gyártási folyamata lezárult; a napokban a tesztelést is megkezdtük.

A SZTAKI-ba március elején érkeztek meg az Austria MicroSystems 0,35 um-es technológiával készült 44 lábú tokozott érzékelő chipek. Időközben laborunkban elkészült az FPGA alapú mérőrendszer is, amivel a chipek bemérését és tesztelését márciusban kezdtük meg. Ezek az ASIC eszközök a hazai oktatási, illetve kutatási szférában az utóbbi években gyártásba küldött chipekhez képest bonyolultságukat, illetve tranzisztorszámukat tekintve kiemelkedőek.

Ezen az elven egyszerű, olcsó, hálózatba köthető intelligens érzékelő készíthető, amely intelligens városok közlekedési csomópontjaiban elhelyezve mérni tudja az autók pillanatnyi sebességét és a rendszámok leolvasásával és átmeneti tárolásával az utazási időt különböző csomópontok között.